一级黄色网站在线视频看看,久久精品欧美一区二区三区 ,国产偷国产偷亚洲高清人乐享,jy和桃子为什么绝交,亚洲欧美成人网,久热九九

特別說明：本文由米測技術中心原創撰寫，旨在分享相關科研知識。因學識有限，難免有所疏漏和錯誤，請讀者批判性閱讀，也懇請大方之家批評指正。

原創丨彤心未泯（米測 技術中心）

編輯丨風云

在半導體領域，3D集成不僅能夠在單位面積上封裝更多器件（“多摩爾”），而且還為“超摩爾”技術引入了多功能性。盡管硅基3D集成電路已投入商業使用，但新興納米材料的3D集成仍需進一步發展，基于全2D的單片3D集成尚未大規模實現。

有鑒于此，賓夕法尼亞州立大學Darsith Jayachandran、Rahul Pendurthi和Saptarshi Das等人展示了基于大面積生長的MoS₂和WSe₂的多功能2D FET的單片3D集成。本文的主要貢獻有以下4點：(1)MoS₂ FET 晶圓級單片兩層3D集成，每層超過10,000個器件；(2) MoS₂和WSe₂ FET的三層3D集成，第1層和第2層各有800個器件，第3層有450個器件；(3) 每層超過200個按比例縮放的MoS₂ FET的兩層3D集成，溝道長度L_CH=45?nm；(4)實現了基于MoS₂的3D電路演示，包括傳感和存儲。本工作是三層3D芯片以及基于大面積生長2D材料的晶圓級3D集成的首次演示。    

2D FET的3D集成

本研究中使用的MoS₂和WSe₂薄膜是使用金屬有機化學氣相沉積外延生長的，所有3D集成電路的制造都是在285 nm SiO₂/p⁺⁺-Si 基板上實現的。該襯底僅用作載體襯底，并且原則上可以使用任何其他光刻兼容襯底。作者展示了3D集成堆疊的通用制造工藝流程和堆疊示意圖，每層器件均使用層間電介質(ILD)(Al₂O₃)與其他層進行電氣隔離。    

圖  2D FET的單片3D集成

MoS₂ FET的兩層晶圓級3D堆疊

作者按順序對不同層進行電氣表征，制造的晶圓由八個芯片組成，每個芯片的面積為1cm×1cm。每層的器件總數超過30,000 個，對其中的 5 個芯片進行了特征分析。作者展示了了IDS兩個數量級變化的亞閾值斜率(SS)的晶圓圖和相應的直方圖和每層中不同芯片上SS、I_ON和V_TH的傳輸特性和變化以及相應的直方圖，從幾個性能指標獲得的標準偏差值可以明顯看出，兩層10,000個2DFET 之間的器件間差異相似，從而增強了3D堆棧制造工藝流程的穩定性。

圖  2D FET的晶圓級3D集成

2D FET的三層3D堆疊

作者通過演示基于MoS₂和WSe₂的三層3D集成芯片，建立了更高層數的制造工藝流程的穩健性。選擇基于MoS₂的三層堆疊進行表征，通過SEM-BSE、FIB、HAADF-STEM等多種表征手段證實了所有三層中的MoS₂薄膜都是完整的。接下來，對所有三層中MoS₂和WSe₂ FET的性能進行了統計評估，給出了所有三層的MoS₂和 WSe2 的提取性能指標的平均值、中值和標準差值，對于不同的性能指標，根據標準偏差值量化的器件間差異表明，與任何給定層中的 WSe₂ FET相比，MoS₂ FET之間的差異較小。盡管需要化學機械拋光(CMP)等平坦化技術來制造多層3D集成電路，但這是首次嘗試展示基于兩種不同材料的2D FET的三層3D集成。    

圖  2D FET的三層3D集成

兩層3D堆疊中的按比例縮放2D FET

在實現MoS₂ FET的兩層晶圓級3D集成以及MoS₂和WSe₂ FET的三層3D 集成后，使用相同的制造流程來制造溝道長度L_CH=45?nm和接觸長度L_C=90nm的兩層規模化MoS₂ FET。作者展示了第1層和第2層設備性能指標（包括SS、I_ON和V_TH），結果表明縮放器件之間的器件間差異與兩層長溝道器件的差異相似，凸顯了3D堆疊制造工藝流程的穩健性。此外，作者還演示了將3D集成應用到傳感器、存儲器和射頻器件等非計算系統，探索了MoS₂ FET的內存、存儲和感光能力。 

圖  按比例縮小的MoS₂ FET的兩層3D堆疊

參考文獻：

Jayachandran, D., Pendurthi, R., Sadaf, M.U.K. et al. Three-dimensional integration of two-dimensional field-effect transistors. Nature 625, 276–281 (2024). 

https://doi.org/10.1038/s41586-023-06860-5