研究背景
隨著量子計算領域的不斷發展，構建容錯量子計算機已成為一個備受關注的重要目標。實現這一目標的關鍵之一是建立具有大量物理量子比特的量子處理器。對于基于固態電子器件的量子比特技術，特別是自旋量子比特，其集成數百萬量子比特的挑戰與日俱增。自旋量子比特有望成為量子計算的重要組成部分，因為它們具有較長的相干時間和較高的控制保真度，但其制造與測試面臨著多項挑戰。自旋量子比特技術在硅量子點中已經取得了顯著進展，但是在實現大規模量子處理器時，面臨著諸多問題。其中之一是工藝變異和器件產量問題。盡管已經實現了高保真度的單比特和雙比特操作，但要構建大規模量子計算機，必須解決量子比特器件的制造過程中的變異和產量問題。此外，傳統的電器測試方法也成為了瓶頸，無法滿足大規模量子器件的測試需求。為了解決這些問題，美國英特爾公司Samuel Neyens, James S. Clarke等人開始探索如何將現代半導體制造技術與量子計算領域相結合。具體來說，他們探索如何利用CMOS工業技術來制造自旋量子比特器件，并將工業制造流程應用于量子計算。這樣做的目的是利用現有的制造基礎設施和技術，以提高器件的產量和一致性，從而推動量子計算技術的發展。以上成果在“Nature”期刊上發表了題為“Probing single electrons across 300-mm spin qubit wafers”的最新論文。
研究內容
在圖1中，首先展示了晶片冷卻的過程，其中上圖展示了300毫米晶片的冷卻過程，下圖展示了Si/SiGe量子點自旋量子比特器件的橫截面透射電子顯微鏡圖像。研究者采用了藍色技術和AEM Afore共同開發的低溫晶片探針，這種探針能夠在大約2小時內將300毫米晶片冷卻到基片溫度為1.0K，電子溫度為1.6 ± 0.2K。在圖1b中，當晶片冷卻完成后，研究者利用晶片階段控制和機器視覺反饋將器件接觸探針引腳。圖中顯示了將器件接地，用于連接設備針腳到室溫下的測量電子學，器件接地為100×100μm2，150μm間距。圖1c展示了當器件接地后，可以執行多種測量來提取設備數據，例如門線電阻，歐姆接觸電阻，載流子遷移率，門閾電壓和少電子區域的過渡電壓。圖1d則顯示了在整個晶片上重復這個過程，可以對設備數據進行統計分析。這一全晶片低溫測試流程完全自動化和可編程，與在低溫試樣中測量單個器件相比，可以加速器件數據收集數個數量級。通過這項研究，研究者開發了一種全新的方法，使得對自旋量子比特器件的大規模測試成為可能，從而促進了自旋量子計算機技術的進一步發展。 圖2展示了通過優化工藝流程改善自旋量子比特器件性能的結果。首先，圖2a展示了優化后的自旋量子比特陣列的門結構的三維示意圖。量子點由平面結構定義，用于控制積累的活動門在單層中定義。在后續的器件中，還集成了用于篩選/耗盡的第二個被動層。門電極由高介電常數復合層或“高κ堆?！迸c異質結隔離，而相鄰的門由“間隔”堆棧隔離。完整的工藝優化涉及許多因素；這里我們重點介紹了兩個關鍵方法來改善器件變異和性能：減少高κ堆棧中的固定電荷和優化門層結構。圖2b顯示了15塊晶片上通過門閾電壓（VT）測量得到的平均VT值的改善情況。我們觀察到，在三個不同的工藝版本之間，中位數VT顯著減少，而片內和片間VT變化也減少。圖2c中的障礙-障礙掃描也突顯了在器件優化的每個階段中量子點約束、無序性和穩定性的改善。 圖3展示了12個量子點（12QD）陣列的門電壓統計數據。在圖3a中，展示了在晶片上采集的一系列I-V曲線，其中包括單個器件的I-V曲線示例，其中包括來自線性量子點陣列的27個門。圖3b顯示了典型的12QD器件的內聯掃描電子顯微鏡圖像，并在其上覆蓋了測量配置的示意圖。表1總結了跨一個代表性的300毫米晶片的器件部件的產量。通過對232個12QD器件進行測試，我們計算了導電接觸、門、量子點和完整12QD器件的組件產量。通過這項工作，我們得出結論：對于優化后的工藝流程，導電接觸和門的產量均為100%。這個結果強調了門制造工藝的一致性。此外，圖3c顯示了在12QD陣列上收集的門VT值的摘要。這些數據展示了在整個25個門陣列中高度一致的分布。我們還觀察到在陣列中最外層的兩個門的中位數VT存在系統性偏移。這種效應的對稱性表明它是由電靜態性質引起的，因為與儲庫門的接近度。圖3d展示了通過在門的配對之間計算VT差異而估計的單個設備內的VT隨機變異。這種分析揭示了在單個設備內部VT變異的隨機成分。圖3. 12量子點quantum-dot，QD陣列的閾值電壓統計。圖4進一步展示了12QD陣列的單電子區域的電壓統計數據。圖4a展示了典型的電荷感測測量結果。我們在晶片上執行了電荷感測掃描，觀察到了696個量子點站點中91%的清晰過渡。對成功掃描的數據進行進一步分析，我們提取了第一個電子（1e）過渡的坐標，并定義了“1e電壓”作為在障礙電壓軸的中點處的1e過渡的推進電壓位置。圖4b展示了在一個300mm晶片上收集的12QD陣列上的推進和障礙電壓的摘要。這些數據可以顯示過程變化如何轉化為自旋量子比特的操作點的變異。最后，圖4c-h中的直方圖展示了1e電壓、1e-2e加法電壓和1e過渡點上的推進和障礙門之間的電壓差異。這些數據揭示了在量子點器件中的電壓變異，并提供了改善量子計算器件性能的洞察。
總結展望
本研究結果表明，采用先進的制造工藝與測試方法能顯著提升自旋量子比特設備的規模和性能，進而推動量子計算技術的發展。通過在300毫米晶片上采用低無序性的Si/SiGe材料，并結合全CMOS工業兼容的制造流程，本研究成功實現了12量子比特單元的高效集成與操作。此外，通過高容量的低溫探測技術，研究團隊能夠在不同的制造批次中快速評估和篩選性能優異的量子比特器件，從而顯著提高了從制造到實驗驗證的效率。此項工作中，對電壓共享協議的兼容性進行評估，解決了在多量子點陣列中實現均勻電子填充的挑戰，這對于未來開發可擴展的量子處理器至關重要。同時，量子點的電壓調控精度的提高和單電子過渡線的低標準偏差展示了對量子比特操作精度的進一步控制，有助于提高量子操作的保真度和相干時間，這對于實現復雜量子計算任務是必需的。 Neyens, S., Zietz, O.K., Watson, T.F. et al. Probing single electrons across 300-mm spin qubit wafers. Nature 629, 80–85 (2024). https://doi.org/10.1038/s41586-024-07275-6
