研究背景
鑒于集成電路技術(shù)的不斷發(fā)展和應(yīng)用范圍的擴(kuò)大，金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管（MOSFET）和互補(bǔ)金屬-氧化物-半導(dǎo)體（CMOS）電路已經(jīng)成為現(xiàn)代科技進(jìn)步的關(guān)鍵驅(qū)動(dòng)力。隨著時(shí)間的推移，人們對(duì)MOSFET的尺寸不斷進(jìn)行縮小，以提高整體效率，但是隨之而來的問題也變得愈加明顯。尤其是在縮小到亞10納米尺度以下時(shí)，由于短溝道效應(yīng)的影響，硅基MOSFET面臨著柵長(zhǎng)難以繼續(xù)縮小的挑戰(zhàn)。這一問題不僅限制了器件的性能提升，還影響了集成電路的進(jìn)一步發(fā)展。針對(duì)這一問題，科學(xué)家們開始關(guān)注二維材料（2DMs）作為潛在的解決方案。二維材料是由單個(gè)或少量原子層組成的分層材料，具有原子尺度厚度和非懸掛鍵界面的特性，因此在超薄通道FETs中具有潛在的優(yōu)異性能。然而，盡管在實(shí)驗(yàn)室水平上，單個(gè)二維材料器件的性能已經(jīng)表現(xiàn)出色，但將這些材料從實(shí)驗(yàn)室應(yīng)用到工業(yè)生產(chǎn)中仍然面臨著諸多挑戰(zhàn)。針對(duì)這一挑戰(zhàn)，復(fù)旦大學(xué)周鵬教授以及劉春森研究員等人攜手在“Nature Reviews Electrical Engineering”期刊上發(fā)表了題為“Transistor engineering based on 2D materials in the post-silicon era”的最新綜述。本研究旨在比較硅基MOSFET和基于二維材料的MOSFET技術(shù)之間的差異，并探索如何解決二維材料在大規(guī)模集成電路中的應(yīng)用難題。通過從通道工程、接觸工程和介質(zhì)工程三個(gè)角度對(duì)器件工程進(jìn)行分析，研究團(tuán)隊(duì)致力于找到適用于二維材料的性能優(yōu)化途徑，并提出了相應(yīng)的解決方案。這些方案不僅可以克服硅基器件在超過亞10納米尺度時(shí)面臨的限制，還為二維材料在未來先進(jìn)技術(shù)節(jié)點(diǎn)上的應(yīng)用提供了可能性。
科學(xué)亮點(diǎn)
1. 論文詳細(xì)介紹了二維材料（2DMs）作為下一代半導(dǎo)體材料的潛力，其原子尺度厚度和無懸掛鍵界面使其成為克服硅基器件尺寸限制的候選材料。2. 本文通過比較分析2DMs和硅材料在集成電路工程中的異同，揭示了2DMs在尺寸縮放、性能優(yōu)化和工程問題上的優(yōu)勢(shì)和挑戰(zhàn)。3. 論文從通道工程、接觸工程和介質(zhì)工程三個(gè)方面深入探討了2DMs在晶體管制造中的應(yīng)用，提出了針對(duì)性的解決方案，并分析了2DMs在終極縮放下的優(yōu)勢(shì)。4. 作者不僅概述了將2DMs從實(shí)驗(yàn)室推廣到工業(yè)應(yīng)用的挑戰(zhàn)，還提出了解決這些挑戰(zhàn)的潛在解決方案，包括制造技術(shù)、大規(guī)模轉(zhuǎn)移和高質(zhì)量材料合成等方面。5. 論文強(qiáng)調(diào)了對(duì)2DMs技術(shù)的關(guān)注和投資的重要性，指出了將2DMs技術(shù)轉(zhuǎn)化為工業(yè)化產(chǎn)品的潛在價(jià)值，以及通過與硅技術(shù)經(jīng)驗(yàn)的結(jié)合來加速2DMs技術(shù)的商業(yè)化進(jìn)程。圖1：二維材料（2DMs）和硅技術(shù)的器件工程策略。2D材料中的絕緣體、接觸、通道和集成工程趨勢(shì)（左）。硅技術(shù)中的絕緣體、接觸、通道和集成工程趨勢(shì)（右）。CVD，化學(xué)氣相沉積；vdW，范德華。 圖2. 2DM晶體管的通道工程。a，基于硅的晶體管尺度路徑。器件縮放從結(jié)構(gòu)創(chuàng)新轉(zhuǎn)向材料創(chuàng)新。從約22納米節(jié)點(diǎn)開始，通道厚度、柵長(zhǎng)和技術(shù)節(jié)點(diǎn)之間的不匹配程度變得越來越嚴(yán)重。從3納米節(jié)點(diǎn)開始，通道厚度限制了物理柵長(zhǎng)的縮放。b，不同二維材料（2DMs）中遷移率與帶隙之間的關(guān)系。c，N型金屬-氧化物-半導(dǎo)體（NMOS）性能在2DM趨勢(shì)和硅趨勢(shì)之間的雷達(dá)圖比較。每條邊所代表的參數(shù)分別是遷移率、Vdd、漏電流、柵長(zhǎng)和Ion。2DM的最大優(yōu)勢(shì)在于其最終的物理柵長(zhǎng)。d，P型金屬-氧化物-半導(dǎo)體（PMOS）性能在2DM趨勢(shì)和硅趨勢(shì)之間的雷達(dá)圖比較。IRDS，國(guó)際器件和系統(tǒng)路線圖。圖3. 2D材料晶體管的接觸工程。a，基于硅技術(shù)路線下活性區(qū)結(jié)合深度與柵長(zhǎng)之間關(guān)系的圖示。紅色區(qū)域表示結(jié)合深度范圍，藍(lán)色球表示硅化物層的深度。b，二維材料接觸電阻與其接觸長(zhǎng)度之間的關(guān)系。粉色區(qū)域代表P型場(chǎng)效應(yīng)晶體管（P-FET）接觸。藍(lán)色區(qū)域代表N型場(chǎng)效應(yīng)晶體管（N-FET）接觸。綠色區(qū)域代表邊緣接觸。黑色球代表先進(jìn)的鰭型場(chǎng)效應(yīng)晶體管（FinFET）中的接觸。c，金屬功函數(shù)的示意圖。紅色區(qū)域中的金屬適用于P型接觸，藍(lán)色區(qū)域中的金屬適用于N型接觸（頂部）。金屬的熔點(diǎn)和與相應(yīng)金屬接觸的晶體管的測(cè)試退火溫度（底部）。CNT，碳納米管；IRDS，國(guó)際器件和系統(tǒng)路線圖。 圖4. 2DMs晶體管的介質(zhì)工程。a，典型的硅氧化物塊狀絕緣體集成。硅和氧化物由共價(jià)鍵連接。b，當(dāng)使用傳統(tǒng)的原子層沉積方法直接在2D材料表面生長(zhǎng)絕緣層時(shí)出現(xiàn)的兩種缺陷：界面缺陷和介電缺陷。c，對(duì)2DMs上絕緣體集成的有效策略的示意圖，包括范德華堆疊絕緣體、種子層誘導(dǎo)策略和原位氧化。d，總結(jié)了幾種不同策略下介質(zhì)的質(zhì)量，球代表界面態(tài)的密度，柱代表柵泄漏電流。e，不同介質(zhì)的介電常數(shù)與帶隙值之間的關(guān)系圖。黑色色塊代表傳統(tǒng)的塊狀材料氧化物絕緣體，而彩色色塊是已驗(yàn)證與2DMs集成的介質(zhì)。hBN，六方氮化硼；PTCDA，3,4,9,10-苝四羧酸二酐。 圖5：硅和2DMs晶體管的制造流程。a，典型基于硅的器件集成過程的示意圖。通過離子注入對(duì)通道進(jìn)行摻雜，然后通過原子層沉積和多晶硅掩膜蝕刻定義柵，最后實(shí)現(xiàn)自對(duì)準(zhǔn)接觸區(qū)摻雜和金屬化。b，基于2D材料（2DM）的器件集成過程的示意圖。大尺度2DM通道材料生長(zhǎng)，然后通過蝕刻和金屬化定義通道，生長(zhǎng)柵絕緣體，最后沉積柵電極。 圖6：2DMs大面積生長(zhǎng)的總結(jié)。a，晶圓級(jí)2D材料合成和轉(zhuǎn)移的示意圖。b，通過合成獲得的2DMs的遷移率及相應(yīng)面積的統(tǒng)計(jì)數(shù)據(jù)。BP，硼磷化物；IRDS，國(guó)際器件和系統(tǒng)路線圖。
總結(jié)展望
2DMs的高性能在原子厚度下打開了超越傳統(tǒng)體材料限制的晶體管微型化可能性。本文通過借鑒硅MOSFET技術(shù)的持續(xù)創(chuàng)新經(jīng)驗(yàn)，結(jié)合對(duì)通道、接觸和介質(zhì)工程方法的優(yōu)化和進(jìn)一步發(fā)展，我們可以朝著終極尺度的設(shè)備性能突破邁進(jìn)。在這一過程中，2D晶體管的優(yōu)化需要全面考慮不同類型的器件工程。尤其是在整體前端工藝方面，實(shí)現(xiàn)自對(duì)準(zhǔn)集成工藝、高質(zhì)量晶片級(jí)2DMs合成和轉(zhuǎn)移是至關(guān)重要的。重要的是，本綜述激發(fā)了我們?cè)谛虏牧项I(lǐng)域的探索，為突破性的集成電路技術(shù)發(fā)展開辟了新的道路。通過跨學(xué)科合作和系統(tǒng)性研究，我們可以邁向2DMs在大規(guī)模集成中的成功應(yīng)用，為未來的技術(shù)創(chuàng)新和產(chǎn)業(yè)發(fā)展做出貢獻(xiàn)。Zeng, S., Liu, C. & Zhou, P. Transistor engineering based on 2D materials in the post-silicon era. Nat Rev Electr Eng (2024). https://doi.org/10.1038/s44287-024-00045-6
