一级黄色网站在线视频看看,久久精品欧美一区二区三区 ,国产偷国产偷亚洲高清人乐享,jy和桃子为什么绝交,亚洲欧美成人网,久热九九

研究背景

與此同時，范德華(vdW)集成方法，即高κ介電材料或前驅物先分別制造，然后物理層疊到2D半導體上，提供了一種低能量、無損傷的介電材料集成方法。這種方法能夠有效減少界面陷阱態和柵極滯后。然而，在大多數情況下，轉移過程中需要使用犧牲層，如石墨烯、聚乙烯醇或Sr₃Al₂O₆，以使介電材料可轉移。這些犧牲層的去除通常需要破壞性的步驟，如O₂等離子蝕刻和溶液蝕刻，隨后的高能量金屬蒸發可能會引入缺陷、殘留污染和增加介電材料的粗糙度，甚至使超薄介電材料非絕緣。因此，許多具有轉移介電材料的2D晶體管物理厚度較大(≥4.5nm)，難以實現其全面性能的研究。

為此，南開大學材料科學與工程學院張磊，吳金雄等人在“Nature Electronics”期刊上發表了題為“Vertically grown metal nanosheets integrated with atomic-layer-deposited dielectrics for transistors with subnanometre capacitance-equivalent thicknesses”的最新論文。本研究團隊提出了一種垂直金屬輔助vdW集成方法，以制造亞1nm電容等效厚度(CET)的2D晶體管。研究人員開發了一種鉍氧化物(Bi2O₃)輔助化學氣相沉積(CVD)方法，垂直生長單晶金屬納米片，包括鈀、銅和金，具有原子級平整表面。這些納米片可以通過無聚合物機械壓合輕松轉移到目標基板上，并且在隨后的ALD過程中仍能保持原子級平整表面。通過這一方法，研究人員成功實現了在鈀納米片上沉積超薄的Al₂O₃和HfO₂高κ介電材料，而無需使用種子氧化層，從而促進了絕緣層的厚度縮放。

通過一步轉移過程，研究人員在幾層MoS₂或石墨烯上堆疊了小于3nm的Al₂O₃/Pd和HfO₂/Pd異質結構，形成了無有機污染或沉積引起的損傷的清潔vdW界面。這種方法使得石墨/HfO₂/Pd金屬-絕緣體-金屬(MIM)電容器展示了3.9μF/cm2的高電容密度。最終，研究團隊成功制備了具有2nm厚Al₂O₃或HfO₂介電材料的頂柵MoS₂場效應晶體管(FET)設備，展示了約61mV/dec的亞閾值擺幅、0.45V的低工作電壓、10⁷的開/關比、10^?6A/cm2的柵極漏電流和~1mV的可忽略滯后。本研究為超薄高κ介電材料在2D半導體晶體管中的應用提供了一種可行且高效的方法。

科學亮點

1）實驗首次通過鉍氧化物輔助化學氣相沉積方法合成了具有原子級平整表面的單晶金屬納米片。這些納米片包括鈀、銅和金，并且能夠垂直生長在基板上。這種方法使納米片易于通過無聚合物的機械壓合轉移到目標基板上。

2）實驗展示了鈀納米片作為原子層沉積（ALD）平整氧化鋁（Al₂O₃）和氧化鉿（HfO₂）介電材料的優良表面。使用這種方法，成功沉積了小于3nm厚度的介電層，并保持了生長和轉移后的原子級平整表面。這一過程不需要種子氧化層，從而促進了絕緣層的厚度縮放。

3）通過一步轉移過程，實驗將小于3nm的Al₂O₃/Pd和HfO₂/Pd異質結構堆疊在幾層MoS₂或石墨烯上，形成了無有機污染或沉積引起的損傷的清潔范德華（vdW）界面。實驗得到的石墨/HfO₂/Pd金屬-絕緣體-金屬（MIM）電容器展示了3.9μF/cm2的高電容密度。

4）實驗制備了具有2nm厚Al₂O₃或HfO₂介電材料的頂柵MoS₂場效應晶體管（FET）設備，這些設備展示了約61mV/dec的亞閾值擺幅、0.45V的低工作電壓、10⁷的開/關比、10^?6A/cm2的柵極漏電流和~1mV的可忽略滯后。

圖文解讀

圖1：垂直生長的單晶金屬化學氣相沉積chemical vapour deposition，CVD生長、無聚合物轉移和表征。

圖2：垂直生長鈀Pd納米片的原子層沉積atomic-layer deposition，ALD兼容性和范德華van der Waals，vDW集成。

圖3：以亞3nm Al₂O₃/Pd作為頂柵介質和電極的MoS₂晶體管。

圖4：以2nm HfO₂/Pd作為頂柵介質和電極的MoS₂晶體管。

總結展望

本文首先通過鉍氧化物輔助的化學氣相沉積（CVD）方法，成功實現了垂直生長單晶二維金屬納米片（如鈀、金和銅），并在這些納米片表面上高質量地沉積了亞1nm厚的高κ氧化物薄膜，如氧化鋁和氧化鉿。這一創新突破了傳統原子層沉積（ALD）技術在2D半導體上的應用難題，避免了由于2D表面缺乏活性位點而導致的非均勻成核和電流泄漏問題。

其次，本文提出的一步法集成過程形成了范德華界面，成功將金屬-氧化物堆疊與二維半導體有機地結合在一起。這一方法不僅簡化了工藝流程，還避免了傳統轉移技術中常見的犧牲層和高能金屬蒸發帶來的污染和表面粗糙度增加的問題。這種無損傷、低能量的集成方法為實現極薄介電層的高效柵極控制提供了新的路徑。

此外，本文還指出，CVD生長的二維金屬納米片具有干凈的表面，為表面增強拉曼散射、掃描隧道顯微成像和晶格平面選擇性催化等領域的基礎研究提供了理想的材料平臺。特別是，其在門極調節性能上的優越性使其成為開發低功耗設備和探索二維材料中新奇現象的有力工具。

原文詳情：

Zhang, L., Liu, Z., Ai, W. et al. Vertically grown metal nanosheets integrated with atomic-layer-deposited dielectrics for transistors with subnanometre capacitance-equivalent thicknesses. Nat Electron (2024). https://doi.org/10.1038/s41928-024-01202-3