基于二維（2D）半導體的垂直傳輸場效應晶體管（VTFETs）（其中電流垂直于襯底表面方向流動）正在努力克服傳統平面fet所面臨的嚴格的縮小尺寸限制。然而，對于基于2D半導體的VTFETs來說，室溫下亞閾值擺幅（SS）低于60 mV/dec的低功耗器件操作以及超大規模的溝道長度仍然具有挑戰性。
西安電子科技大學Zheng-Dong Luo、Yan Liu和西北工業大學Xuetao Gan等報告了結合了柵極可控范德華異質結和金屬絲狀閾值開關（Ts）的陡坡VTFETs。
本文要點：
（1）
其特點是垂直傳輸溝道薄于5 nm，具有亞熱離子導通特性。集成TS-VTFETs實現了高效的電流開關行為，電流調制比超過1 × 108，在60年的漏極電流中平均SS低于60 mV/dec。
（2）
所提出的具有出色面積和能效的TS-VTFETs有助于解決邏輯晶體管技術所面臨的性能退化-器件尺寸縮小的困境。
參考文獻:
Yang, Q., Luo, ZD., Duan, H. et al. Steep-slope vertical-transport transistors built from sub-5?nm Thin van der Waals heterostructures. Nat Commun 15, 1138 (2024).
DOI: 10.1038/s41467-024-45482-x
https://doi.org/10.1038/s41467-024-45482-x
